晶振頻率穩定是振蕩電路設計的關鍵點。下面聊一聊電路設計中需要考慮的6大因素。
1.選用公差和諧振阻抗較小的晶體
在采購不同批次晶體時，要保證頻率公差和諧振阻抗的一致性。當晶體放入振蕩電路中，電路的損耗會降低Q值。在線Q值高，可以改善振蕩電路的近端相位噪聲和抖動。建議您學習晶體電性能參數知識，并看懂實測數據報告。
2.選擇合適的激勵功率
隨著晶體的小型化發展趨勢，振蕩的能量需求變小。如果激勵功率過大可能破壞晶體的內部機理，引起振蕩頻率異常、穩定度下降、頻率失真等現象，更為嚴重的導致電極受損。在電路設計時，建議您確認所使用的激勵等級不超過激勵等級。
不同封裝晶體的激勵等級參考值：
49U/49S/SMD: 100uW (500Max)
SMD貼片MHz: 10uW(100Max)
32.768kHz: 0.1uW(0.5Max)
如果產品設計有缺陷，造成激勵功率不匹配，容易導致振蕩頻率可變范圍變窄，電流異常增大，最后穩定性變差。如果需要減小驅動功率，可采取以下措施：
增大限流電阻→反相放大器的輸出幅度將會減小→減弱驅動功率 (應保證振蕩寬度超過RR的5倍)
減小外部負載電容→振蕩電路阻抗將會增加→實際驅動功率隨之減小 (負載電容減小，導致振蕩頻率增加。如果超出使用范圍，可采購低負載晶體配合調整)
3.合適的匹配電容（滿足相位條件）
晶體兩端匹配電容愈接近晶體負載容量CL，目標頻率愈精準。增加匹配電容，負載增大，頻率下降，振蕩寬度和振蕩幅度會減小，建議您選擇合適的負載電容。
4.振蕩寬限（滿足振幅條件）
石英晶體振蕩器的振幅條件是振蕩起動及能正常持續振蕩的條件，回路上的負性電阻值│-R│。
負性電阻 [**]- R[**] = Rtest + Re
Rtest=與晶振串聯連接純電阻
Re=振蕩時的有效電阻=R1(1+C0/CL)^2
建議振蕩寬限為晶振等效串聯電阻RR的5倍之上：│-R│≥ 5RR；電路進入正常振蕩狀態時│-R│變小：達到RR=│-R│
5.選用合適的振蕩IC
振蕩IC制造商的不同，導致帶來電路常數和電路配置的不同，從而對晶體的振蕩產生影響。振蕩電路的工作頻率如果不在晶體諧振器標稱頻率范圍內，稱為“不規則振蕩”，我們可以調整阻尼電阻和外部電容來避免不規則振蕩。
6.其它因素：電路，環境
鉅浩科技會根據客戶端電子產品的特殊電路基礎和環境需求，為您精選晶體，提高振蕩電路的穩定性。
