當(dāng)前位置:歐亞貿(mào)易網(wǎng) > 技術(shù)中心 > 所有分類
1、差分晶振一般用在高速數(shù)據(jù)傳輸場(chǎng)合,常見的有LVDS、LVPECL、HCSL、CML等多種模式。這些差分技術(shù)都有差分信號(hào)抗干擾性及抑制EMI的優(yōu)點(diǎn),但在性能、功耗和應(yīng)用場(chǎng)景上有很大的區(qū)別。下圖列舉了的幾種差分信號(hào)技術(shù)和它們的主要參數(shù)。

LVDS信號(hào)的擺幅低,為±350mv, 對(duì)應(yīng)功耗很低。但速率可達(dá)3.125Gbps。總的來說電路簡(jiǎn)單、功耗和噪聲低等優(yōu)點(diǎn),使LVDS成為幾十Mbps及至3Gbps應(yīng)用的。
LVPECL信號(hào)的擺幅為±800mv或更高,所以其功耗是大于LVDS信號(hào)的。 但同樣也據(jù)有更高的驅(qū)動(dòng)能力,可應(yīng)用于10Gbps的高速數(shù)據(jù)傳輸。
CML(Current Mode Logic)信號(hào)主要靠電流驅(qū)動(dòng),它的輸入和輸出是匹配好的,從而減少了外圍器件,使用時(shí)直接連接就可以,是高速數(shù)據(jù)接口形式中的一種。如XAUI、10G XFI接口均采用CML電平。
2、LVDS、LVPECL、CML比較
三種電平都是高速設(shè)計(jì)中常用的電平,但各有特色:
驅(qū)動(dòng)模式:都屬于電流驅(qū)動(dòng)
外部端接:CML,一般無需外部端接,直接連接即可;LVDS次之,需在接收端增加一個(gè)100Ω的終結(jié)電阻(內(nèi)置的不需要);LVPECL最復(fù)雜,其輸出端需偏置到VCC-2V,輸入端需偏置到VCC-1.3V。
功耗:LVDS差分對(duì)擺幅最小,因此功耗也最小,在相同工作速率下,功耗不到LVPECL的三分之一;CML和LVPECL差分對(duì)擺幅相對(duì)較大,且內(nèi)部三極管工作于非飽和狀態(tài),功耗較大,基于結(jié)構(gòu)上的差異,CML的功耗低于LVPECL。
工作速率:由于CML和LVPECL內(nèi)部三極管工作于非飽和狀態(tài),邏輯翻轉(zhuǎn)速率高,能支持更高的數(shù)據(jù)速率;同時(shí),由于LVDS差分對(duì)的輸入擺幅較小(LVDS為100mV,LVPECL為310mV,CML為400mV;輸出擺幅:LVDS為350mV,LVPECL為800mV,CML為800mV),噪聲容限較小,不利于高速傳輸。
耦合方式:都支持直流耦合和交流耦合
3、各信號(hào)模式之間的轉(zhuǎn)換
LVPECL到CML的轉(zhuǎn)換
如圖1所示,在LVPECL驅(qū)動(dòng)器輸出端向GND處放置一個(gè)150Ω的電阻對(duì)于開路發(fā)射極提供直流偏置以及到GND的直流電流路徑至關(guān)重要。為了將800mV LVPECL擺幅衰減到400mV的CML擺幅,需在150Ω電阻之后放置一個(gè)50Ω的衰減電阻(RA),以衰減LVPECL擺幅電平的一半。另外,必須確認(rèn)CML接收器輸入內(nèi)部的自偏置。如果CML輸入端的自偏置不存在,則必須在PCB上放置50Ω的端接電阻到VCC,用于CML偏置和傳輸線端接。

圖1.LVPECL到CML的轉(zhuǎn)換
LVPECL到LVDS的轉(zhuǎn)換
在LVPECL驅(qū)動(dòng)器輸出端向GND放置一個(gè)150Ω電阻,對(duì)于開路發(fā)射極提供直流偏置以及到GND的直流電流路徑至關(guān)重要(圖2)。為了將800mV LVPECL擺幅衰減到325 mV LVDS擺幅,必須在150Ω電阻器之后放置一個(gè)70Ω的衰減電阻。應(yīng)在LVDS接收器前面放置一個(gè)10nF交流耦合電容,以阻止來自LVPECL驅(qū)動(dòng)器的直流電平。LVDS輸入需要重新偏置,可以通過向GND放置8.7KΩ電阻連接到3.3V和5KΩ電阻到GND來實(shí)現(xiàn)LVDS接收器輸入共模的1.2V直流電平。如果LVDS接收器差分輸入引腳上已經(jīng)存在有100Ω電阻,則不需要外部100Ω電阻。

圖2.LVPECL到LVDS的轉(zhuǎn)換
LVPECL到HCSL的轉(zhuǎn)換
如圖3所示,在LVPECL驅(qū)動(dòng)器輸出端向GND放置一個(gè)150Ω電阻對(duì)于開路發(fā)射極提供直流偏置以及到GND的直流電流路徑至關(guān)重要。為了將800mV的LVPECL擺幅衰減到700mV的HCSL擺幅時(shí),必須在150Ω電阻之后放置一個(gè)衰減電阻(RA =8Ω)。應(yīng)在HCSL接收器前面放置一個(gè)10nF交流耦合電容,以阻止來自LVPECL驅(qū)動(dòng)器的直流電平。放置交流耦合電容后,HCSL輸入需要重新偏置,可以通過將470Ω電阻連接3.3V和56Ω電阻到GND上來實(shí)現(xiàn)HCSL接收機(jī)輸入共模的350 mV直流電平。

圖3.LVPECL到HCSL的轉(zhuǎn)換
HCSL到LVDS的轉(zhuǎn)換
在圖4中,每個(gè)HCSL輸出引腳在0和14mA之間切換。當(dāng)一個(gè)輸出引腳為低電平(0)時(shí),另一個(gè)為高電平(驅(qū)動(dòng)14mA)。HCSL驅(qū)動(dòng)器的等效負(fù)載電阻為48Ω,與50Ω并聯(lián),相當(dāng)于23.11Ω。LVDS輸入的擺幅為14mAx23.11Ω= 323mV。應(yīng)在LVDS接收器前放置一個(gè)10nF交流耦合電容,以阻止來自HCSL驅(qū)動(dòng)器的直流電平。放置交流耦合電容后,LVDS輸入需要重新偏置,可以通過將一個(gè)8.7KΩ電阻連接到3.3V和5KΩ電阻連接到GND來實(shí)現(xiàn)LVDS接收器輸入共模的1.2V 直流電平。如果LVDS接收器差分輸入引腳上已經(jīng)存在有100Ω電阻,則不需要外部100Ω電阻。

圖4.HCSL到LVDS的轉(zhuǎn)換
HCSL到CML的轉(zhuǎn)換
在圖5中,每個(gè)HCSL輸出引腳在0和14mA之間切換, 當(dāng)一個(gè)輸出引腳為低電平(0)時(shí),另一個(gè)為高電平(驅(qū)動(dòng)14mA)。HCSL驅(qū)動(dòng)器的等效負(fù)載電阻為68Ω,與50Ω電阻并聯(lián),相當(dāng)于28.81Ω。CML輸入的擺幅為14mAx28.81Ω= 403mV。 應(yīng)在CML接收器前面放置一個(gè)10nF交流耦合電容,以阻止來自HCSL驅(qū)動(dòng)器的直流電平。另外,必須確認(rèn)CML接收器輸入內(nèi)部的自偏置。如果沒有CML輸入端的自偏置,則必須在CML偏置和傳輸線端接的PCB上放置一個(gè)50Ω的端接電阻到VCC。

圖5HCSL到CML的轉(zhuǎn)換
LVDS到CML的轉(zhuǎn)換
LVDS輸出通過100Ω電阻終端驅(qū)動(dòng)±3.5mA電流,在CML接收器前面產(chǎn)生350mV擺幅電平(圖6)。因?yàn)镃ML的標(biāo)準(zhǔn)擺幅是400mV,所以CML接收器能夠接收350mV擺幅電平。此外,還必須確認(rèn)CML接收器輸入內(nèi)部的自偏置。如果CML輸入端的自偏置不存在,則必須在PCB上放置一個(gè)50Ω的電阻到VCC,用于CML偏置和傳輸線端接。

圖6.LVDS到CML的轉(zhuǎn)換